IP блоки для верификации (VIP). Предлагаемые компанией блоки покрывают большинство существующих стандартных интерфейсов и шин.
Тестовое окружение разработано на языках OpenVera, Verilog, SystemC, SystemVerilog и совместимо с такими стандартами верификации как RVM, AVM, VMM, OVM, UVM.