Системы автоматизированного проектирования СБИС

Мы предлагаем решения в области проектирования интегральных схем, печатных плат компаний Cadence Design Systems.
Cреди инструментов, входящих в состав платформ присутствуют средства для ввода и редактирования схемотехнического и топологического представлений проекта, логического и физического синтеза и многие другие.

Изображение недоступно
Xcelium Parallel
Logic Simulation

Первый параллельный симулятор с многоядерными вычислительными технологиями

Платформа проектирования печатных плат Allegro®

Платформа Allegro предоставляет разработчику полный комплекс средств разработки печатных плат, который включает схемотехнические редакторы, средства моделирования и анализа, проектирования топологии, автоматической трассировки и анализа целостности сигнала.

Платформа Virtuoso

Компания Cadence предлагает платформу Virtuoso, предназначенную для проектирования аналоговых и смешанных схем.

previous arrow
next arrow
Slider

Проектирование цифровых СБИС

Основа платформы Innovus, включает средства логического синтеза (Genus) и проектирования топологии (Innovus Implementation), замыкая цикл проектирования СБИС и СнК до производства. Поддержка передовых технологий, бесшовная интеграция с платформой проектирования аналоговых интегральных схем Cadence Virtuoso, а также САПР физической верификации Cadence PVS и экстракции паразитных параметров Cadence QRC, позволяет разрабатывать смешанные СБИС и СнК в едином базисе средств САПР.
  • Производственное тестирование. Компания Cadence предлагает инструменты автоматизации процесса тестирования микросхем для выявления производственных дефектов. Для импорта в схему тестовых структур используется DFT Architect, а для автоматической генерации тестовых векторов True-Time ATPG. Encounter Diagnostics на основе результатов производственного тестирования позволяет выявлять критичные точки проекта, которые приводят к появлению дефекта. Поддержка кросс-анализа как в схеме, так и в топологии, позволяет быстро определять точку и метод коррекции. В режиме серийного выпуска Encounter Diagnostics позволяет выявлять статистические эффекты и контролировать качество продукта.
  • Физическая верификация. Физическая верификация - заключительный момент в проектировании интегральных схем. Само понятие физической верификации включает различные проверки топологии на соответствие ряду правил, специфичных для конкретного технологического процесса. Базовый набор проверок включает: проверку геометрических и электрических правил проектирования (DRC, ERC), контроль эквивалентности схемы и топологии (LVS), экстракцию паразитных параметров (XRC), а также ряд проверок и оптимизаций, подготовкой топологии к производству и связанных с повышением качества (DFM).